

JEGYZŐKÖNYV

ELŐÍRT LABORATÓRIUM

Rudner Tamás IBYG8Z

Pázmány Péter Katolikus Egyetem
Információs technológiai és Bionikai Kar

402. mérőlabor

2015. szeptember 20.

Tartalomjegyzék

1. Feladat	2
2. Felhasznált segédeszközök, programok	2
3. A laborfeladat megoldásának menete	2
3.1. 2-bemenetű CMOS NOR kapu	2
3.2. Statikus SET-RESET CMOS kapu	6

1. Feladat

Az eheti Előírt laboratórium keretein belül CMOS-tranzisztorok által megvalósított logikai kaput, illetve statikus SET-RESET tárolót kellett terveznünk szilikonra.

2. Felhasznált segédeszközök, programok


1. Multisim 8

3. A laborfeladat megoldásának menete

Az alábbiakban ismertetem a laborfeladatok megoldását, két külön szekcióban.


3.1. 2-bemenetű CMOS NOR kapu

Először is a fent említett Multisim 8 nevezetű programmal összeállítottam a mérést. A felhasznált tranzisztorok 3 lábú, növekményes, MOS tranzisztorok voltak. A fizikai paramétereket Tanár Úrral való egyeztetés alapján állítottam be, hogy a lehető legvalóságosabb legyen. Az n-típusú tranzisztorok párhuzamos kötésük folytán erősebbek, ezért fele akkora a szélességük, hogy ellensúlyozza ezt. Így a 2.5V körül lesz szimmetrikus a V_{LH} és V_{HL} tartomány. A mérést az alábbi kapcsolási rajz által szimulált áramkörön végeztem végeztem:



1. ábra.

A következő ábrát kaptam kimenetre:



2. ábra.


Ezen látszik, hogy a kapu szimulációja jól sikerült, ugyanis az outputon csak akkor jelenik meg az 5V feszültség, amikor mind a két bemeneten 0V feszültség van. Az ábrán látható 'output' görbén néhány helyen túllövés, 'tűske', amiknek a magyarázata az, hogy tranziens esetén, amikor épp változik a tranzisztorok zárása, akkor a kimeneten lévő kapacitásban tárolt feszültség kisül, de ez nagyon rövid ideig tart. Figyelni kell azonban itt, hogy úgy válasszuk meg a V_{LH} -t, és V_{HL} -t, hogy ez a kisülés ne okozzon működésbeli hibát, ezért ezt lemértem, és 0.8V-ot kaptam rá, mint túllövés. Ez annyit tesz, hogy a következőnek teljesülnie kell:

$$V_{HL} - V_{LH} > 0.8V \quad (1)$$


Mivel a fizikai paraméterek beállításával 2.5V-ra tudtuk tolni azt a határt, ami körül szimmetrikus lesz a tartomány, ezért a következő választások megfelelőek lesznek a statikus paraméterek specifikációjának:

$$\begin{aligned} V_{HL} &= 3V \\ V_{LH} &= 2V. \end{aligned}$$

A dinamikus paramétereket is meghatároztam a fenti ábráról, vagyis t_{HL} és t_{LH} -t, amelyek a magasból alacsonyba, illetve az alacsonyból magas állásba váltás közötti eltelt időt szimbolizálják. Ehhez a következő ábrákat használtam:



3. ábra.



4. ábra.


Az ábráról és a kis táblázatból leolvasa:

$$t_{HL} = 4.8525ps$$

$$t_{LH} = 4.6504ps.$$


Ez természetesen csak egy mérés, de nagy eltérés nem lehet az egyes mérések között, úgyhogy a specifikációnk szempontjából 5ps-mnak választjuk mind a felfutási, mind a lefutási időt.

A következőkben a Multisim8 beépített 74LS32 kapcsolási rajzát mutatom be, illetve paraméterösszehasonlítást ezen nem tudok, ugyanis nem tudtam állítani a program által felkínált kaput, sőt a kapu digitális volta miatt még a kapcsolási időt sem tudtam mérni, amit az alábbi ábra szemléltet:



5. ábra.

A mérés felépítése pedig elég egyszerű:



6. ábra.

Azonban az interneten megtaláltam a 74LS32 2 bemenetes OR kapu adatait, amit a következő kép tartalmaz:

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)


Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V _{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V _{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54	2.5	3.5	V	V _{CC} = MIN, I _{OH} = MAX, V _{IN} = V _{IH} or V _{IL} per Truth Table
		74	2.7	3.5	V	
V _{OL}	Output LOW Voltage	54, 74	0.25	0.4	V	I _{OL} = 4.0 mA, V _{CC} = V _{CC} MIN, V _{IN} = V _{IL} or V _{IH} per Truth Table
		74	0.35	0.5	V	
I _{IH}	Input HIGH Current			20	μA	V _{CC} = MAX, V _{IN} = 2.7 V
I _{IL}	Input LOW Current			0.1	mA	V _{CC} = MAX, V _{IN} = 7.0 V
I _{OS}	Short Circuit Current (Note 1)			-0.4	mA	V _{CC} = MAX, V _{IN} = 0.4 V
I _{CC}	Power Supply Current Total, Output HIGH			-100	mA	V _{CC} = MAX
	Total, Output LOW			6.2	mA	V _{CC} = MAX
				9.8	mA	V _{CC} = MAX

7. ábra.

Az 'eredeti' OR és az én NOR kapum közötti eltérést a különböző fizikai paraméterek okozzák, hiszen az én ábrámban csak a kimeneten lévő kapacitás mértékét változtathattam önkényesen, pedig a tranzisztorok modelljében is van még rengeteg másik passzív alkatrész, aminek az értékét én nem állíthattam, míg az 'eredeti' kapu esetében valószínűleg teljesen mások, mint amit a program állított nekem.


3.2. Statikus SET-RESET CMOS kapu

A második mérés esetében is n-, illetve p-típusú növekményes, 3 lábú tranzisztorokat használtam. A kapcsolási rajz a következő:



8. ábra.

A pulzusgenerátorokat úgy állítottam be, hogy 'tiltott' bemenet ne legyen, tehát olyan, hogy a SET és a RESET is magas állapotban legyen, mert ez oszcillációt eredményez a kimenetben, ami nem túl szerencsés. Ezután megnéztem - ismételten Tanár Úrral való konzultálás után beállított paraméterekkel - a kimenetet, amire a következőt kaptam:




9. ábra.

Az ábrán a piros vonal a kimenet, a kék vonal a kimenet negáltja, a zöld vonal a SET, a lila vonal pedig a RESET feszültség-idő grafikonja. A jól látható, hogy az ábra teljes periodikus, ha eltekintünk a színektől, akkor a bementi pulzusgenerátor periódusának a fele, hiszen a kapcsolás is teljesen szimmetrikus! A kimenet, illetve annak negáltjának felfutásakor azért van egy lépcsőre hajazó ív, mert 3 tranzisztor, melyek össze vannak kötve, kiegészülve a terhelő kapacitással és a pulzus generátor által nyújtott bemeneti feszültséggel, akkor nem egyből áll átt tranzienként, mert el kell érni egy bizonyos feszültséget, mikor átbillen a rendszer az alacsony állapotba, ha magasban volt, illetve magas állapotba, ha alacsonyban volt.

A statikus paraméterek az előzőhöz hasonlóak, azaz a bemeneti feszültség magas állapotának alsó határa 3V, míg az alacsony állapotának felső határa 2V.


A dinamikus paraméterek (felfutási-lefutási idő) meghatározásakor elég volt az egyiket mérni, ugyanis a rendszer teljes szimmetriája miatt a kettőnek meg kell egyeznie. A mérés a következőt eredményezte:



10. ábra.


Az ábráról leolvasható, hogy felfutási és lefutási időnek 7ns elfogadható, hiszen 6.324ns-ot mértünk, és olyan nagy ingadozás nem lehet a rendszerben.

A legrövidebb impulzus meghatározásához a következő ábrát használtam:




11. ábra.

Az ábráról pedig leolvastam, hogy nagyjából 6ns telik el a felfutás inflexió pontjáig, úgyhogy a legrövidebb impulzust 4ns-nak választottam. A legalacsonyabb impulzus értéket pedig próbálgatással értem le, és azt kaptam, hogy $V_{min} = 4.5V$, ugyanis ezalatt a rendszer nem billent át a másik állapotba. Ezeket igazolván az alábbi két ábrát mellékelem:



12. ábra.



13. ábra.

Az első ábra 4 ns-os impulzushosszal, és 5V tetőfeszültséggel készült, míg az alatta lévő 6ns-os impulzushosszal, és 4.5V tetőfeszültséggel készült. További mérések alapján arra következtettem, hogy ezek egymástól függetlenek, azaz ha 4ns-ot nem éri el az impulzushossz, akkor 5V-os feszültség sem 'hatja meg' eléggé a rendszert, míg 6 ns-os impulzus hossz esetén a 4.5V-nál kisebb impulzus nem tudja megváltoztatni a rendszer állapotát.