Egy belső regiszter segítségével a burst hozzáférés első oszlopcímét követően a memória már automatikusan generálja az oszlopcímeket, és vezérli az alternáló és átlapolt hozzáférését a memóriabankoknak. Ezzel a pipeliningnal lehetővé válik, hogy az SDRAM minden órajelre egy érvényes adatot megjelenítsen a tároló kimenetén.

A burst leggyakoribb ütemezése órajelben 5-1-1-1. Ezzel elérhető, hogy a PC100-as SDRAM 10 nsec-onként szolgáltassa az adtokat.

Ha 64 bites adatátvitelt feltételezünk, akkor a maximális adatátviteli teljesítmények:

• PC100 SDRAM: 800 Mbájt/sec

• PC133 SDRAM: 1,06 Gbájt/sec

Megjegyzés:

A gyakorlatban a PC133-as SDRAM nem eredményez 33%-os teljesítményövekedést a PC100-ashoz képest (Ez csak kb. 5 %-os, mivel a processzor legtöbbször az L1 és L2 cacheből kapja az adatokat.)