2.4.6. Az utasításvégrehajtás gyorsítása pipelininggel, ILP processzorok

A pipelining átlapolt utasításvégrehajtást magyarra fordítva csővonal, adatcsatornás vagy futószalag feldolgozásnak nevezhetjük. A pipeline alapgondolata a párhuzamosítás, annak kihasználása, hogy az utasítás feldolgozás különböző fázisait autonóm és párhuzamosan működtethető hardver alrendszerek hajthatják végre.

A gépi utasítások elemi lépései (előkészítés, dekódolás, operandusok címszámítása stb.) különböző hardver erőforrásokat igényelnek. Ezért, ha egy utasításban egy elemi lépést végrehajtottunk (például első lépésben már kiolvastuk az utasítást a memóriából) és az ehhez szükséges hardver egység felszabadul, akkor ezt igénybe vehetjük egy következő utasítás elemi lépésének végrehajtására.

Az ábra egy pipelining utasításvégrehajtást mutat be, feltéve, hogy a CPU egy utasítást három fázisban hajt végre: utasítás kiolvasás (fetch: F), dekódolás (decode: D), végrehajtás (execute: E). Az egyes fázisok egymással egyidőben, párhuzamosan hajthatók végre, az első utasítás  E fázisa alatt a második utasítás D fázisa és a harmadik utasítás F fázisa.

Utasítás/Fázis

i-2

i-1

i

i+1

i+2

1.

F1

D1

E1

 

 

2.

 

F2

D2

E2

 

3.

 

 

F3

D3

E3

A pipeline utasításfeldolgozást alkalmazó processzorokat utasításszinten párhuzamos működésű (Intruction Level Parallel), vagy ILP processzoroknak nevezzük.
tartalomjegyzék almenü fogalomszótár jelölésrendszer ellenõrzõ kérdések fejezet eleje elõzõ lap következõ lap következõ fejezet