

Memóriák

Digitális Rendszerek és
Számítógép Architektúrák 2011


Memóriák, memória rendszerek

- RAM, ROM memóriák: nagyméretű, lineáris tároló tömb
- Virtuális memóriakezelés
 - Lapozás
 - Szegmentálás
- Cache memóriák

Mikro-minimalizálás elve:


- **Gordon Moore törvénye (1965):** rendkívül fontos a memóriák és a félvezető áramkörök méretcsökkenése esetén.
 - Tanulmány: félvezető áramkörök fejlődése (prognózis)
 - A technológia fejlődésével minden 18 hónapban az 1 felületegységre (mm^2 Si) eső tranzisztorok száma közel megduplázódik (integritási sűrűség)
 - Ezzel szemben az eszközök ára csökken, vagy stagnál.

Moore törvénye – „Road Map”



*Die: Si felület egysége (mm²) - megvalósított tranzisztorszám


Általános memória modell:



Fontos paraméterek:

- memória mérete (N elemű, rekeszű)
- címvonalak száma N függvényében: $\log_2(N)$
- w: adatvonal szélessége
- memóriaszervezési módszer
- sebesség
- T_a : minimális (access time) elérési idő: az a legrövidebb idő, ami a cím kiadásától az adat megjelenéséig tart.
- T_{ct} : memória (cycle time) ciklus idő: minimális idő két elérés között (burst módban)

Memória – CPU – I/O interfészek kapcsolatának blokkdiagramja:



Tár-hierarchia:

Növekvő elérési idő ($T[\text{access}]$),
növekvő méret



Növekvő sebesség (speed),
Növekvő költség (cost)

- Regiszterek: a gyorsabbak, mivel fizikailag is a legközelebb vannak a processzorhoz: kis számú, nagyon gyors regiszterbankot használunk. De nagyon drágák. (ns)
- Cache memória: a leggyakrabban előforduló adatokat tárolja, növeli a műveleti (végrehajtási) sebességet
- Main Store/Memória: programok (kód) és az adatok itt tárolódnak, együtt vagy külön (Neumann v. Harvard elvű architektúra szerint!). Elegendő mennyiség szükséges az OS (operációs rendszer) zavartalan működéséhez. (ns-os elérési idő)
- Secondary Store/Disk. háttértárolók, másodlagos-merevlemez tároló elemek, nagy kapacitásúak. Fájlok, könyvtárak, swap-terület. Hosszabb időre tárolunk. (ms-os elérési idő)
- Extended Storage/Tape: szalagos, lemezes meghajtók, mágneslemezek. Nagyon lassúak.

Memóriaajták elérésük és hozzáférésük szerint:

- **RAM:** Random Access Memory: Véletlen hozzáférésű memória, írható és olvasható
- **ROM:** Read Only Memory: Csak olvasható memória (véletlen elérésű - RAM tulajdonság)
- **SAM Volatile Memória:** Serial Access Memory. Soros elérési idejű, tápfesz. kimaradásakor felejtő ún. „elpárolgó” tartalmú memória
- **PROM:** Programmable ROM: programozható vezetékek közötti ellenállások/biztosítékok átégetésével ill. átkötésével.
- **EPROM:** elektromosan programozható fel, de csak UV-fény segítségével (kis kvarc ablakon keresztül) törölhető.
- **EEPROM:** elektromosan programozható és törölhető
- **SRAM:** Statikus RAM: tápfesz. nélkül elveszti tartalmát, gyors, nem kell frissíteni, de nagy helyet foglal (min. 6 tranzisztor)
- **DRAM:** Dinamikus RAM: tápfesz. alatt is frissíteni kell tartalmát, lassú, de kis helyet foglal
- **RWM:** Read/Write Memory: Írható/olvasható memória (spec Ram)
- **CAM:** Content Address Memory: tartalom szerint címezhető memória (asszociatív memória) PI :CACHE memória.
- **FLASH:** memóriakártyák


RAM és ROM memóriák

1.) ROM: Read Only Memory

- Csak egyszer írható (általában a gyártó által), utána már csak olvasható memória.
- Kikapcsoláskor megőrzik tartalmukat!
- Szervezése a RAM-hoz hasonló (de itt nem kell Write/Read vonal)
- Fontos alkalmazásai:
 - Firmware: elektronikai eszközök (pl. számítógép ROM-Bios funkcióinak tárolására)
 - Kód konverter: pl. BCD generáló 7 szegmenses kijelzőre
 - Logikai függvény generátor: tetszőleges logikai fgv. szintézisének (előállításának) ROM-ban tároljuk az igazságtáblázatot
- Programozható ROM fajtái:
 - PROM*: egyszer programozható
 - EPROM*: programozható, és UV-fénnyel törölhető
 - EEPROM*: elektromosan programozható/törölhető (Flash)

2.) RAM: Random Access Memory

- Véletlen hozzáférésű, írható és olvasható memória.
- Címzésnél: dekódoló és multiplexer áramköröket használunk
 - Pl. 10 lábbal $\rightarrow$ 1024 (1K) cellát tudunk megcímezni
- Jelölés: RAM celláinak száma (4096) / tároló kapacitás 4K. Példák:
 - a.) $4K = 1K \times 4$ RAM tartalmaz: 1024 számú 4 bites szót (word)
 - b.) $4K = 4K \times 1$ RAM tartalmaz: 4096 számú 1-bites szót (word) (de itt az 1 bit/szó szervezéssel lábszámot spórolunk!) $12+1$




RAM időzítési paraméterei

- $T(\text{setup})$: $T(\text{access})$ elérési ideje a memóriának
 - (valid) érvényes adat megjelenése előtt a címet stabil értéken kell tartania
- $T(\text{hold})$: $T(\text{release})$: amíg az érvényes adatot kitartja az adatvonalon.
 - Ezután felszabadul a vonal és bizonyos ideig ismét stabil állapotot kell biztosítani a címnek.

RAM memória szervezés

- DRAM-ok esetén az Address (cím) felbontása:
 - nagyméretű, például „1M x 1” bites memória esetén a címet (20 bites) fel kell bontani sor és oszlopcímekre (idő-multiplexáltan)
 - Row address
 - Column address
 - Ezáltal 2D-s elrendezést kaphatunk.
- SRAM-ok esetén általában csak egy jelet (CS v. CE) használunk az adott cella azonosításához. (általában nem multiplexáltak)

RAM blokk diagram (1-D szervezés)



Memória szervezés célja: a nagyméretű (nagyszámú cella) memóriaelem kivezetéseinek (lábak) számának csökkentése!

- Dekóder
- Multiplexer áramkörökkel


Példa: 8Kx8 – 1D szervezésű Mem.

1 cella: $2^{16}=64k$


Össz: 512 K

w = 8-bites adatbusz

N= 16-bites címbusz




Memória cellák 2-D szervezése




Példa: 8Kx8 2D szervezésű Mem.

$2^{16}=64k$

Össz: 512K




Példa: 3Mx2 memória 1Mx1 –ből felépítve




Írás: WRITE='T'
Olvasás: W
WRITE='F'

1M = 20 bites cím (10 sor + 10 oszlop cím) 2-D s szervezés
3 Bank: BE engedélyező jel (melyik bank¹⁸ kapcsolódik a buszra)

RAM: **SRAM** (Statikus) és **DRAM** (dinamikus) memória cellák felépítése:



SRAM: n-mos és p-mos (n és p csatornás tranzisztorokból épül fel) 2-2 db, + 2 db áteresztő tranzisztor (össz. 6 CMOS tranzisztor)




DRAM: Tárolás: egy kisméretű kondenzátoron (C), töltése és kisülése.

a.) SRAM tulajdonságai


- Az információ a tápfesz. alatt is megmarad, nem kell frissíteni.
- SRAM esetén a ciklusidők $T(R/W \text{ Cycle}) \approx T(\text{Access Time})$ közel azonosak.
- Megvalósítható bipoláris (0,1) SRAM cellával, nMOS tranzisztorokkal, vagy CMOS tranzisztorokból (6 tranzisztor).
- Kisebb kapacitású, de gyorsabb a DRAM-nál, mivel tápfeszültség alatt sem kell frissíteni,
- Nagy a fogyasztása. Integritási sűrűsége 4x kisebb. Tápfeszültség kikapcsolásával elveszti a tartalmát.
- Felhasználása: cache memóriákban, digitális oszcillátorokban, logikai analizátorokban, operatív tárukban (memória).

Statikus RAM idődiagramjai:

Olvasási ciklus




Írási ciklus



Példa: 64x4-es SRAM felépítése

- Feladat: Mekkora **lábszámot** kell biztosítani az SRAM működéséhez?
- **$6+4+1(\text{CS})+1(\text{R/W})+1(\text{Vdd})+1(\text{Gnd}) = 14$**
- Tehát összesen 14 lábra (pin) van szükség!
- (64 rekesz, 4bit/szó)




b.) DRAM tulajdonságai

- Általában CMOS technológiával készülnek.
- A tápfeszültség alatt is frissíteni kell 2-10 ms-ként, mivel idővel elvesztik tartalmukat.
- Nagyobb kapacitású, mint az SRAM, de méretben is nagyobb, bonyolultabb és lassabb is. A hozzáférési idő kétszer nagyobb a memória R/W ciklusidejénél: $2 \cdot T(\text{R/W Cycle}) = T(\text{Access Time})$.
- Integritási sűrűsége **4x** nagyobb. (IRAM: az időzítő elektronika a DRAM-ra van integrálva, úgy látszik, mintha SRAM lenne, a frissítést tekintve).
- Itt lényegében a CS=Chip Select (korábban CE: Chip Enable!) jelet két részre osztottuk fel: RAS=sorkijelölő, és CAS=oszlopkielölő komponensekre.

DRAM frissítése


- Kb. 2-10ms-ként kell frissíteni, mivel egy kisméretű kondenzátoron tároljuk az információt, melynek feszültsége idővel exponenciálisan csökken, tehát kisül.




A frissítéskor például először egyetlen CAS oszlopcímet adunk ki, majd a RAS-al az összes sorcímet, hogy az összes cella frissítésre kerüljön. Frissítés történhet a kiolvasási ciklus végeztével is (még a következő beírás előtt).

Dinamikus RAM idődiagramjai:

Olvasási ciklus



Írási ciklus




Címek: sor- és oszlop-azonosítók (RAS-CAS). A sorcím (Row), majd az oszlopcím (Col) megjelenik a címvonalon. Ezután válik elérhetővé a memória (setup time). A memória elérési idejétől (T_{acc}) függően kis idő múlva az adat érvényessé válik (Valid). A RAS felszabadul (T_{REL}) a kimeneten az adat visszatér (tri-state állapotba).


Példa: 128x128-as DRAM felépítése

Feladat: Mekkora lábszámot kell biztosítani az DRAM működéséhez?
Legyen $w=16$ bites

$7 + 2 \cdot w + 1(\text{RAS_EN}) + 1(\text{CAS_EN}) + 1(\text{R/W}) + 1(\text{Vdd}) + 1(\text{Gnd}) = 44$
Tehát összesen min. 44 lábra (pin) van szükség!
(128*128 cella, 16bit/szó)



Memória „interleaving” technika




Cél: busz sávszélesség növelése

Pl. Nagyméretű memóriamodult 4-bankos szervezéssel kell kialakítani.


Interleaving: bankok közötti időbeli „átlapolódás”

Aszinkron SRAM blokkdiagramja




Aszinkron DRAM blokk diagramja

FUNCTIONAL BLOCK DIAGRAM - 4K REFRESH



Aszinkron DRAM frissítési idődiagramja


CBR REFRESH CYCLE
(Addresses and OE# = DON'T CARE)



 DON'T CARE
 UNDEFINED


ZBT SSRAM blokk diagramja

LOGIC BLOCK DIAGRAM




ZBT SSRAM olvasási ciklus

TIMING WAVEFORM OF READ CYCLE



ZBT SSRAM írási ciklus

TIMING WAVEFORM OF WRTE CYCLE



Újabb generációk


- Magasabb órajelű memóriákkal a rendszer nagyobb adatforgalmat képes lebonyolítani a processzor és a memóriák között
- processzor rendszerbuszának áteresztőképessége még 333 MHz-es FSB mellett is alacsonyabb (333 MHz esetén 10,6 GB/s)
- Mint a DDR3-as memóriák sávszélessége, persze kétcsatornás üzemmódban (12,8 GB/s DDR2/3-800 esetén)

- 2005 DDR3 bemutatása
- Az Intel P35-ös chipset megjelenésével és a 333 MHz-es FSB-vel rendelkező Core 2 processzorok bevezetésével a DDR3-as memóriák bevezetése (2007)
- 333 MHz-es Core 2-es processzorokhoz is a rendszerbusz négyszerezéséből adódóan "illik" 1333 MHz-es memóriát társítani (4 x 333).


- a DDR2-800 kétcsatornás üzemmódban 12,8 GB/s-os sávszélességet biztosít,
- a DDR3 pedig a magasabb órajelek elérésével ezt növeli,
 - DDR3-1066 17 GB/s,
 - DDR3-1333 21,3 GB/s
- egy memória sebességét hasonló mértékben meghatározza az elérési idő is, a DDR3 esetében jóval magasabb, mint elődjénél.

DDR memóriák működési elve

- Double Data Rate, ami annyit jelent, hogy dupla adatmennyiség, legalábbis az SDR-DRAM-hoz képest.
- A DDR memóriák ezt úgy érik el, hogy az órajel mindkét (fel-le) ága hordoz információt, így az SDR-hez képest azonnal duplaakkora a sávszélesség.
- Ezért is duplázódik az effektív órajel, azaz 200 MHz-es DDR memória esetén DDR400-as modulokról beszélünk.
- A memóriák (nagyon leegyszerűsítve) két főbb komponensből állnak, a memóriacellákból, és az IO-pufferekből. A memóriacella órajele az első DDR esetében 100 és 200 MHz között váltakozott (DDR200 esetén 100, DDR400 esetén 200 MHz), tehát ahhoz, hogy a memóriamodul órajelenként (400 MHz) 1 bit átmozgatására legyen képes, a belső adatbuszon 2 bitnek kellett átutazni a memóriacellákból (200 MHz) az IO-pufferbe. **2n-prefetch**




DDR SDRAM blokk diagramja




DDR SDRAM olvasási ciklus

Figure 49: Bank Read - Without Auto Precharge



DDR SDRAM írási ciklus

Figure 51: Bank Write - Without Auto Precharge



DDR-től DDR2-ig

- A DDR memóriák esetében a [JEDEC](#) 400 MHz-es effektív órajelnél húzta meg a határt
- Először a késleltetések csökkentése jött számításba (DDR400 esetén 3-3-3-8-ról 2-2-2-5-re),
- majd megjelentek a magasabb órajelű DDR modulok is (DDR500, DDR566, DDR600, stb), azonban ezek már nem feleltek meg a JEDEC által támasztott követelményeknek
- főleg azért nem, mert gyárilag specifikált feszültségük jóval meghaladta a DDR esetében szabványosított 2,5 V-ot (emiat gyári hűtőbordákra volt szükség, illetve gyakoribbá vált a memóriák túlmelegedése, elhalálózása stb).
- Ekkor a gyártók kénytelenek voltak más módon növelni tovább a memóriák sebességét, így került képbe a **DDR2**.

JEDEC


- The **JEDEC Solid State Technology Association**, formerly known as the Joint Electron Devices Engineering Council (**JEDEC**), is an independent semiconductor engineering trade organization and standardization body. Associated with the [Electronic Industries Alliance](#) (EIA), a trade association that represents all areas of the [electronics industry](#) in the [United States](#), JEDEC has over 300 members, including some of the world's largest computer companies.

DDR-től DDR2-ig


Memória típusa	Memóriacellák órajele	Adat prefetch-ek száma	IO-puffer órajele	Külső órajel	Elérhető sávszélesség
DDR200	100 MHz	2	100 MHz	200 MHz (DDR)	1600 MB/s
DDR266	133 MHz	2	133 MHz	266 MHz (DDR)	2128 MB/s
DDR333	166 MHz	2	166 MHz	333 MHz (DDR)	2656 MB/s
DDR400	200 MHz	2	200 MHz	400 MHz (DDR)	3200 MB/s
DDR2-400	100 MHz	4	200 MHz	400 MHz (DDR2)	3200 MB/s
DDR2-533	133 MHz	4	266 MHz	533 MHz (DDR2)	4256 MB/s
DDR2-667	166 MHz	4	333 MHz	667 MHz (DDR2)	5312 MB/s
DDR2-800	200 MHz	4	400 MHz	800 MHz (DDR2)	6400 MB/s

DDR2

- A DDR2-t úgy fejlesztették ki, hogy a leglogikusabb és legegyszerűbb módon nőjön tovább a külső órajel (azaz a modul órajele):
- megfeleltek a memóriacellák órajelét,
- viszont a belső adatbusz órajelét megduplázták,
- vagyis elérték, hogy órajelenként már ne 2, hanem 4 bit vándorolhasson át a memóriacellákból az IO-pufferbe (**4n-prefetch**).
- Mivel továbbra is DDR-ről van szó, a sávszélesség megduplázódott (azonos órajelet feltételezve).
- Például a DDR2-800 esetében a memóriacellák órajele a DDR400-hoz hasonlóan 200 MHz, viszont az IO-puffer órajele immár 400 MHz (a DDR esetében 200 MHz), ám mivel DDR-ről van szó, vagyis ezt szorozni kell kettővel, a memória külső órajele már 800 MHz, azaz DDR2-800-ról beszélünk.
- Előnyei: Egyrészt mivel a memóriacellák órajele végeredményben nem nőtt a DDR-hez képest (elvégre megfeleltek azt), **csökkenhetett a fogyasztás**, hiszen pl. egy DDR400-as modulhoz 200 MHz-es chipekre van szükség, míg egy DDR2-400-ashoz 100 MHz-es chipek kellenek, miközben a sávszélesség változatlan marad (3200 MB/s). Ugyanakkor a belső adatbusz sebességének megduplázásából adódóan viszont azonos belső órajelű chipek esetében a DDR2 **kétszer akkora sávszélességgel** kecsegtet: a belső adatbusz 200 MHz a DDR400 és a DDR2-800 esetében is, előbbi 3200, utóbbi 6400 MB/s-os sávszélességet kínál.
- hátránya: Mivel azonos sávszélességet feltételezve a DDR2-es memóriacelláinak órajele feleakkora, mint elődjéé, az elérési idő megnőtt.




DDR-II SDRAM blokk diagram




DDR-II SDRAM olvasási ciklus

Figure 28: Bank Read – Without Auto Precharge



DDR-II SDRAM írási ciklus

Figure 41: Bank Write–Without Auto Precharge



SDRAM-ok összehasonlító tábl.

		SD	DDR	DDR-II
I/O tápfeszültség	V_{DD}	3.3	2.5	1.8
CAS várakozási idő (latency)	CL	1-3	2-3	3-5
Órajel ciklus ideje (Clock cycle time)	t_{CK}	6ns	5ns	3ns
ACTIVE to PRECHARGE parancs	t_{RAS}	42ns	40ns	40ns
ACTIVE to READ or WRITE késleltetés	t_{RCD}	18ns	15ns	12ns
ACTIVE to ACTIVE/AUTO REFRESH parancs periódus	t_{RC}	60ns	55ns	54ns
ACTIVE Bank(a) to ACTIVE Bank(b) parancs	t_{RRD}	12ns	10ns	7.5ns
Írás utáni “visszaállási idő”	t_{WR}	12ns	15ns	15ns
PRECHARGE parancs periódus	t_{RP}	18ns	15ns	12ns
REFRESH to REFRESH parancs intervallum	t_{REFC}	64ms	73us	105ns-70us
Átlagos, periódikus frissítés ideje	t_{REFI}	15us	7.8us	7.8us

DDR2-től DDR3-ig




- Idővel azonban a DDR2-re is az a sors várt, ami anno a DDR-re: a gyártók a sebességet ezúttal is olyan módszerekkel tornázták feljebb, melyek már nem fértek bele a JEDEC követelményrendszerébe.
- Először csökkentek a késleltetési értékek, pl. a bevezetés után a DDR2-800-as modulok jórészt magas, 5-5-5-15-ös késleltetéssel rendelkeztek, ma pedig már találunk 4-3-3-10-es modulokat is egyes gyártók kínálatában (ugyanaz lejátszódott az alacsonyabb órajelű DDR2-esekkel is).
- Az extrém alacsony késleltetések mellett a moduloknak magasabb gyári feszültségre volt szüksége, majd a technológia fejlődésével megjelentek a még magasabb órajelű DDR2-memóriák is (DDR2-1200-1300), melyek még extrémebb feszültséget igényelnek (2,3-2,4V az 1,8V helyett).
- Ezeknek külső hőelvezető hűtőbordára van szüksége a stabil működéshez, így elkerülhetetlenné és szükségessé vált a DDR memóriaszabvány harmadik generációjának kifejlesztése.

DDR2-től DDR3-ig

Memória típusa	Memóriacellák órajele	Adat prefetch-ek száma	IO-puffer órajele	Külső órajel	Elérhető sávszélesség
DDR2-400	100 MHz	4	200 MHz	400 MHz (DDR2)	3200 MB/s
DDR2-533	133 MHz	4	266 MHz	533 MHz (DDR2)	4256 MB/s
DDR2-667	166 MHz	4	333 MHz	667 MHz (DDR2)	5312 MB/s
DDR2-800	200 MHz	4	400 MHz	800 MHz (DDR2)	6400 MB/s
DDR3-800	100 MHz	8	400 MHz	800 MHz (DDR3)	6400 MB/s
DDR3-1066	133 MHz	8	533 MHz	1066 MHz (DDR3)	8512 MB/s
DDR3-1333	166 MHz	8	666 MHz	1333 MHz (DDR3)	10624 MB/s
DDR3-1600	200 MHz	8	800 MHz	1600 MHz (DDR3)	12800 MB/s


- Megfelezték a memóriacellák órajelét,
- viszont a belső adatbusz sebességét megduplázták, vagyis a DDR3 memóriacellái órajelenként 8 adatbitet továbbítanak az IO-pufferbe (**8n-prefetch**).
- Az új memóriaszabvány ott kezdi el az órajelhajhászást, ahol a DDR2 abbahagyta, azaz DDR3-800-as értéken, és a JEDEC DDR3-1600-ban határozta meg a maximumot, persze az általuk jegyzett specifikációk határain belül, aminek legfontosabb idevonatkozó része a gyári feszültség, ami a DDR3 esetében 1,5V.
- előnyök: azonos sávszélesség eléréséhez a DDR3-nak fele olyan gyors memóriacellákra van szüksége, vagyis **csökken a fogyasztás**.
- Ugyanakkor azonos memóriacella-órajelekkel **duplaakkora sávszélesség** érhető el, természetesen a DDR3 javára (DDR2-800 vs. DDR3-1600, mindkettő 200 MHz-es memóriacellákat használ).
- hátrány: a DDR3 **késleltetési értékei** a DDR2-höz képest tovább **romlottak**, ami már eleve komoly hátrányban volt a DDR-hez képest, így az **elérési idő nőtt**.

DDR3



- A 20%-kal alacsonyabb működési feszültség mellett további újításként lehet felfogni a **memóriacellák sűrűségének megnövekedését**, aminek egyenes következménye a **nagyobb memóriamodulok** megjelenése (akár 8 GB-os is, ha a gyártók is úgy akarják),
- újítás még a jelátviteli algoritmus megváltozását. A DDR3 modulok a DDR2-vel ellentétben úgynevezett "fly-by" topológiát alkalmaznak; ennek lényege, hogy a parancsokat/címzési műveleteket a memóriachipek egymás után kapják meg, és nem egyazon időben, mint a DDR2 esetén.
- Ezzel a módszerrel **erősödik a jelátvitel**, amire lényegében a magas órajelek elérése miatt van szükség, ám **nő a késleltetés**.
- Érdekes még megemlíteni, hogy a DDR3 modulokon megjelenhetnek a **hőmérő szenzorok** is (opcionális)
- Azt már mondanunk sem kell, hogy bár a DDR3 modulok is 240 érintkezővel rendelkeznek, a DDR2-től fizikailag eltérő kialakításuk miatt nem mennek bele a DDR2 foglalatba

Fly-by topológia



A sávszélesség kiszámítása

- DDR1 = memória eredeti órajele x 2 x 8
vagy IO-puffer órajele x 2 x 8 =
sávszélesség (MB/s)
- DDR2 = memória eredeti órajele x 4 x 8
vagy IO-puffer órajele x 2 x 8 =
sávszélesség (MB/s)
- DDR3 = memória eredeti órajele x 8 x 8
vagy IO-puffer órajele x 2 x 8 =
sávszélesség (MB/s)

elérési időt

- $(1000 / \text{memória valódi órajele (100-200 MHz)} \times \text{CAS Latency}) / 1 \text{ (DDR) vagy } 2 \text{ (DDR2) vagy } 4 \text{ (DDR3)} = \text{elérési idő (ns)}$

DDR2-től DDR3-ig: sávszélesség vs. Elérési idő

Memória típusa	Memória órajele	Elérhető max. sávszélesség	Időzítések	Elérési idő
DDR2-800	200 MHz	6400 MB/s	4-4-4-12	10 ns
DDR2-800	200 MHz	6400 MB/s	5-5-5-15	12,5 ns
DDR2-1066	266 MHz	8500 MB/s	5-5-5-15	9,4 ns
DDR3-800	100 MHz	6400 MB/s	5-5-5-15	12,5 ns
DDR3-800	100 MHz	6400 MB/s	7-7-7-20	17,5 ns
DDR3-1066	133 MHz	8500 MB/s	5-5-5-15	9,4 ns
DDR3-1066	133 MHz	8500 MB/s	7-7-7-20	13,1 ns
DDR3-1066	133 MHz	8500 MB/s	8-8-8-22	15 ns
DDR3-1333	166 MHz	10666 MB/s	5-7-5-16	7,5 ns
DDR3-1333	166 MHz	10666 MB/s	7-7-7-20	10,5 ns
DDR3-1333	166 MHz	10666 MB/s	9-9-9-22	13,5 ns